Verilog에서 비동기 재설정을 동기 재설정으로 변환

비동기 재설정을 사용하는 Verilog RTL 파일이 여러 개 있습니다. 하지만 비동기 재설정을 동기 재설정으로 변환하고 싶습니다.

앞으로:

always @ (posedge clock or negedge reset)

뒤쪽에:

always @ (posedge clock)

또는:

always @ (posedge clock) // or negedge reset)

수동으로 하면 시간이 더 걸립니다. 그렇다면 스크립트를 통해 어떻게 수행합니까?