![5레벨 페이징을 지원하는 CPU는 57비트 긴 주소 버스를 구현합니까? [폐쇄]](https://linux55.com/image/195294/5%EB%A0%88%EB%B2%A8%20%ED%8E%98%EC%9D%B4%EC%A7%95%EC%9D%84%20%EC%A7%80%EC%9B%90%ED%95%98%EB%8A%94%20CPU%EB%8A%94%2057%EB%B9%84%ED%8A%B8%20%EA%B8%B4%20%EC%A3%BC%EC%86%8C%20%EB%B2%84%EC%8A%A4%EB%A5%BC%20%EA%B5%AC%ED%98%84%ED%95%A9%EB%8B%88%EA%B9%8C%3F%20%5B%ED%8F%90%EC%87%84%5D.png)
데이터 버스 크기는 64비트이지만 최신 AMD64 호환 CPU의 주소 버스 크기는 한동안 48비트였으며 이는 48비트 길이의 가상 메모리 주소를 허용하고 주소 지정 가능한 최대 가상 메모리는 2^48 => 256TB입니다.
Intel은 Ice Lake CPU 아키텍처 이후로 CPU가 57비트 길이의 가상 메모리 주소를 사용하여 5레벨 페이징을 지원한다고 밝혔습니다. Linux는 Kernel 4.14 [2]부터 이를 지원합니다.
이는 57비트 긴 가상 메모리 주소로 5레벨 페이징을 지원하는 CPU가 57비트 긴 주소 버스를 구현한다는 의미입니까?
제 질문의 배경은 약 10~15년 전에는 현대 CPU의 주소 버스와 데이터 버스 크기를 아는 것이 문제가 되지 않았지만, 약 10년 후에는 주소 버스 크기에 대한 정보를 찾기가 쉽지 않다는 것입니다.
[2]https://www.kernel.org/doc/html/latest/x86/x86_64/5level-paging.html
답변1
아니요, 최대 52비트 주소 버스를 구현합니다. 레벨 4 및 5 페이징은 섹션 4.5에 설명되어 있습니다.인텔® 64 및 IA-32 아키텍처 소프트웨어 개발자 핸드북, 볼륨 3A:
레벨 5 페이징은 57비트 선형 주소를 52비트 물리적 주소로 변환합니다.
내가 아는 한, 현재 Intel CPU는 소켓당 최대 6TiB RAM을 지원합니다(예제 참조).8362), 2 43 미만 ; 따라서 주소 버스가 물리적 메모리 이상을 포함하더라도 CPU의 주소 패드 수는 52(소켓 4189)보다 적습니다.